| 90nm CMOS工艺下3×V_(DD)容限静电检测电路 |
| 杨兆年;刘红侠;朱嘉; |
| 关键词：检测电路;静电泄放;反馈;泄漏特性;叠加晶体管 |
| 主要内容：提出一种90nm 1.2VCMOS工艺下只用低压器件的新型3×VDD容限的静电检测电路.该电路利用纳米工艺MOSFET的栅极泄漏特性和反馈技术来控制触发晶体管并进而开启箝位器件(可控硅整流器),同时采用多级叠加结构以承受高电压应力.在静电放 |
| 《西安电子科技大学学报》 2015,42(01):56-61+206 |
| 全文下载请进入http://hightech.stlib.cn/tpi_1/sysasp/include/index.asp |
微信公众号