| 集成电路并行测试仪控制系统设计及其FPGA实现 |
| 夏鑫;张慧雷;缪小勇; |
| 关键词：并行测试设备;FPGA;Verilog HDL;RFID |
| 主要内容：以FPGA为硬件平台,利用Verilog HDL语言对并行测试设备的控制系统进行RTL建模设计,在VCS平台下搭建测试平台对系统进行功能性仿真验证。利用Quartus II对项目进行编译、综合、时序分析和调试,生成RTL电路图,并下载到FP |
| 《中国集成电路》 2015,24(11):72-75 |
| 全文下载请进入http://hightech.stlib.cn/tpi_1/sysasp/include/index.asp |
微信公众号