| 高速时钟驱动电路的优化设计 |
| 曲明;高欣;王鑫华; |
| 关键词：LVDS;预加重电路;占空比调整;共模电压稳定 |
| 主要内容：随着系统电路工作频率的不断提高,在应用中对系统互连和电路间的时钟传输提出了更高的要求。提出了一款基于LVDS(低压差分信号)接口的时钟分路驱动电路,该电路可输出四路时钟信号,工作频率在2 GHz以下,电路采用了0.13μm CMOS工艺,电 |
| 《无线电通信技术》 2016,42(02):80-83 |
| 全文下载请进入http://hightech.stlib.cn/tpi_1/sysasp/include/index.asp |
微信公众号