| 基于0.18μm CMOS抽头延迟链时间数字转换器设计 |
| 王巍;熊拼搏;周浩;袁军; |
| 关键词：抽头延迟链;时间数字转换器(TDC);D触发器;最低有效位(LSB) |
| 主要内容：本文提出一种基于0.18μm CMOS抽头延迟链时间数字转换器(TDC,Time-to-Digital Converter),共设计128级压控延迟链。通过对称结构延迟锁相环的使用,增加了延迟链的稳定性,减小了系统时钟歪斜与抖动。仿真结果表 |
| 《电子世界》 2017,(06):111-112 |
| 全文下载请进入http://hightech.stlib.cn/tpi_1/sysasp/include/index.asp |
微信公众号