| USB IP Core的Verilog HDL语言设计方法 |
| 凌朝东 刘蓉 等 |
| 关键词：设计方法 IP Core USB Verilog HDL语言 标准设备描述符 数字逻辑系统 串行总线 微机总线接口 |
| 主要内容：通用串行总线（USB）作为一种崭新的微机总线接口规范，具有即插即用，扩方便等优点，已成为计算机必备的一个接口。采用Verilog HDL语言设计USB IP Core，分析时序设计要点。实现对主机发送的标准设备请求，近回设备描述符，传送数据等操作，并在Maxplus Ⅱ环境下进行了波形仿真和时序分析。时序仿真满足设计要求。 |
| 《莆田学院学报》 2002,9(3).-48-52 |
| 全文下载请进入http://hightech.stlib.cn/tpi_1/sysasp/include/index.asp |
微信公众号