| 三星支持的垂直芯片技术突破HBM 性能瓶颈 |
| 粤科图信息专班 编译 发布日期：2026-04-13 |
| 集成电路 |
| 近日，三星电子未来技术研究院主导、韩国科学技术院权志旼教授团队参与的“垂直芯片（V-die）”先进封装研发项目取得突破性进展。该技术可在同等封装面积下，将高带宽内存（HBM）的I/O 接口密度提升最高10 倍、带宽提升约4 倍，显著降低信号延迟与功耗密度。据论文数据，单颗V-die 架构HBM 的I/O 端子数可突破20000 个，较HBM4 标准提升10 倍。项目已完成8 层测试样品制造，热稳定性与信号完整性达到商用标准。三星表示，该技术将与HBM4、HBM4E 形成技术梯队，覆盖未来3-5 年的高端内存市场需求。V-die 技术通过架构创新，绕开JEDEC 标准对HBM 高度的物理限制，为AI 芯片突破“内存墙”提供关键支撑。若2027-2028 年实现商用，将推动AI 训练速度提升3-5 倍，并降低数据中心整体功耗。目前，该技术已在英伟达Rubin、AMDMI450 等下一代计算平台上验证，热阻降低20%以上，有望成为全球高端计算平台标配内存方案。 |
| 《全球创新型企业动态监测快报》2026年02期 |
微信公众号