| 用于检测位序列中的错误的方法和装置 |
| US10606970 2003-6-25 发明申请 |
| 2004-6-24 |
| 一种用于伪随机比特序列(PRBS)的差错检测器。 在预测器电路中接收PRBS的多个比特。 比较器比较两个比特以预测序列中的下一个比特。 将预测的下一比特与接收的实际下一比特进行比较，以确定实际下一比特中是否存在差错，如果存在差错，则相应地校正实际下一比特。 将错误的实际下一位替换为校正的实际下一位，然后用于预测未来的实际下一位。 在初始操作期间，触发电路延迟校正，直到预测器包含其中没有检测到错误的位序列。 |
微信公众号