|
| - 基于SMIC-28 nm低功耗高精度带隙基准的研究
- 作者：纪书江;霍长兴;孙海涛;刘璟;刘明; 来源期刊：微电子学与计算机 年卷号：2017,34(09):71-76
- 摘要：基于SMIC 28nm工艺实现了一种用于Flash的低功耗高精度的带隙基准电路,在传统电压模结构上采用共源共栅结构提高了各支路偏置电流的精度和PSRR,设计过程中仿真了器件所有corner,温度范围-40~125℃和电源电压±10%的情况.
-
- FinFET之后的集成电路制造工艺研究
- 作者：Mark LaPedus;电姬; 来源期刊：集成电路应用 年卷号：2017,34(09):58-63
- 摘要：芯片制造商已经在基于10 nm和/或7 nm Fin FET准备他们的下一代技术了,但我们仍然还不清楚FinFET还能坚持多长时间、用于高端设备的10 nm和7 nm节点还能延展多久以及接下来会如何。在5 nm、3 nm以及更小节点,半导体
-
- LV_HV兼容Twice-Well CMOS芯片与制程结构
- 作者：潘桂忠; 来源期刊：集成电路应用 年卷号：2017,34(09):47-51
- 摘要：LV/HV兼容Twice-Well CMOS技术,该技术能够实现低压5 V与高压100 V~700 V(或更高)兼容CMOS工艺。为了便于高低压MOS器件兼容集成,采用比通常浅双阱更深的阱,形成其漂移区的偏置栅结构的HV MOS器件。采用M
-
- 基于VIP的AMBA总线IP核评测方法
- 作者：朱恒静;赤诚;李杰;王熙庆;祝名;肖立伊... 来源期刊：微电子学与计算机 年卷号：2017,34(09):38-42
- 摘要：现代SoC设计过程中要集成大量IP核,而IP核在集成到系统之前必须进行评测,以确保其功能的正确性.VIP是可复用的验证模块,同时也可以为待评测的设计创建直接测试场景和测试序列.提出了采用VIP模型开发IP核评测平台的方法,搭建了基于VIP模
-
- 关于集成电路可靠性退化行为仿真的进展
- 作者：金锋; 来源期刊：集成电路应用 年卷号：2017,34(09):28-34
- 摘要：随着集成电路线宽的等比例缩小,可靠性问题日益严重。可靠性设计(Design-ForReliability),即要求设计人员在电路设计时考虑器件可靠性失效模型,并进行仿真,力求在设计阶段就保证电路长期稳定运行。介绍集成电路中的关键可靠性问题,
-
|