|
| - 大数据驱动的SOC设计平台IC-ONE
- 作者：高艳丽; 来源期刊：中国集成电路 年卷号：2017,26(09):43-48
- 摘要：I C-ONE是我公司的SOC设计平台,该平台将数据管理和数据分析的原理应用于SOC设计平台建设。它基于一套通用的模型和数据库,优化流程建立的过程,实现通过计算机收集已有经验并将其快速复用的目的。换句话说,将每一个项目以模板的方式进行经验积
-
- 形式化验证在芯片研发中的应用
- 作者：张晓冬;巨鹏锦;濮晨;潘天锲; 来源期刊：中国集成电路 年卷号：2017,26(09):38-42
- 摘要：在高性能处理器芯片的研发中,风险主要来自芯片的正确性代价成本。如何在流片前及时、彻底地发现设计中潜藏的逻辑错误,保证芯片的可用性、高效性,始终是业内着力解决的问题。本文介绍了当前芯片验证的现状和分析形式验证的必要性,以及如何将形式验证恰当的
-
- 应用Genus综合方案提高HDMI芯片综合质量
- 作者：孔令红;杨砚; 来源期刊：中国集成电路 年卷号：2017,26(09):35-37+48
- 摘要：逻辑综合是集成电路设计的一个重要流程,本文讨论了应用Genus综合解决方案来改进芯片的性能、功耗、面积和与布局布线工具的相关性。传统的逻辑综合方案是通过分析负载来计算延时的,它没有考虑线延时的影响,因此逻辑综合和布局布线得到结果在性能、功耗
-
- 低功耗时钟树设计的结构分析和优化
- 作者：戈喆;付娟;王沛东;任力争;杜华斌;王志... 来源期刊：中国集成电路 年卷号：2017,26(09):30-34
- 摘要：现在芯片设计的低功耗要求越来越高,由于时钟树通常占据芯片30-40%的门电路功耗,所以低功耗时钟树设计在低功耗芯片设计中非常重要。本文首先提出"时钟树花费"概念作为评估低功耗时钟树的指标,并指出减小"时钟树花费"的关键是减少时钟树上的"平衡
-
- UVM和Matlab的联合仿真方法及应用
- 作者：张少真;成丹;刘学毅; 来源期刊：中国集成电路 年卷号：2017,26(09):18-25
- 摘要：本文以LDPC(Low Density Parity Check,低密度奇偶校验)译码模块为例,详细介绍了通过调用Matlab引擎方法来实现UVM(Universal Verification Methodology,通用验证方法学)和Ma
-
|