|
| - 三维IP核绑定前后总测试时间的优化方法
- 作者：刘军;钱庆庆;吴玺;王伟;陈田;任福继; 来源期刊：计算机工程与应用 年卷号：2016,52(22):44-48+54
- 摘要：为了减少三维IP(Intellectual Property)核绑定前和绑定后的测试总时间,提出了一种测试外壳扫描链优化方法。方法首先将三维IP核的所有扫描元素投影到一个平面上,用BFD算法将扫描元素分配到各条测试外壳扫描链,以减少绑定后的
-
- 基于扰动观测器的固化炉温度解耦控制
- 作者：王鑫;沈平;张兴宇; 来源期刊：计算机工程与应用 年卷号：2016,52(22):260-265
- 摘要：固化炉是微电子制造过程的重要设备,它内部的温度分布具有大时滞、强耦合、非线性的特点。针对固化炉温度模型复杂和加热板热效应耦合的问题,将最小二乘法及阶跃响应法相结合,在工作点附近对固化炉温度建立一阶惯性延时模型,基于扰动观测器(disturb
-
- 0.0013mm~2自动频率校正算法电路的设计及应用
- 作者：汪波;胡锦;张锋;赵建中; 来源期刊：计算机工程与应用 年卷号：2016,52(17):247-252
- 摘要：在高速串行接口PCIE2.0的设计中,为了保证数据传输的正确性,数据串行传输的工作时钟需要在很短的时间内完成锁定。为了减小锁相环的锁定时间,提高时钟稳定性,在传统的顺序搜索自动频率校正算法电路的基础上,提出了一种新的二进制搜索算法校正电路,
-
- 基于SAT的串扰时延故障测试
- 作者：尚玉玲;彭彩军; 来源期刊：计算机工程与应用 年卷号：2016,52(15):38-42
- 摘要：随着深亚微米技术的不断发展和芯片运行速率的不断提高,串扰噪声问题越来越严重,对串扰时延测试已成为一个迫切的问题。在组合电路的基础上,将SAT(布尔可满足性)方法引入到串扰引起的时延测试中,通过词法分析和语法分析直接提取Verilog(硬件描
-
- 基于断裂机理的板级电路光纤埋入结构设计
- 作者：成磊;周德俭;吴兆华; 来源期刊：机械工程学报 年卷号：2016,52(09):158-164
- 摘要：板级光电互联中,光纤埋入结构的设计既要保证光路地对准,又要保证光纤在层压工艺过程中不被破坏,这大大增加了PCB制造的难度。针对光纤埋入工艺过程中可能出现的问题进行分析研究,设计一种新的光纤埋入结构。对光纤埋入工艺与光纤断裂机理进行理论分析;
-
|