|
| - 一种低开销加固锁存器的设计
- 作者：黄正峰;倪涛;易茂祥; 来源期刊：微电子学 年卷号：2016,46(03):387-392
- 摘要：针对单粒子翻转问题,设计了一种低开销的加固锁存器。在输出级使用钟控C单元,以屏蔽锁存器内部节点的瞬态故障;在输出节点所在的反馈环上使用C单元,屏蔽输出节点上瞬态故障对电路的影响;采用了从输入节点到输出节点的高速通路设计,延迟开销大幅降低。H
-
- 基于系数可调FFE的10Gb_s发送端的设计
- 作者：陈功;贺林;刘登宝; 来源期刊：微电子学 年卷号：2016,46(03):356-359
- 摘要：采用SMIC 40nm CMOS工艺,设计了一种工作在10Gb/s的SerDes高速串行接口发送端电路,并创新性地提出了一种系数可调的FFE结构,使电路能适用于不同衰减的信道。电路主要模块为复接器、3阶FFE均衡器。复接器采用经典半速率结构
-
- 一种高性能曲率补偿带隙基准源的设计
- 作者：李睿;冯全源; 来源期刊：微电子学 年卷号：2016,46(03):328-331+335
- 摘要：在传统带隙基准的基础上,利用曲率补偿和预稳压结构,设计了一种高性能带隙基准源。利用MOS管在亚阈值区域时的指数特性,对基准电压进行曲率补偿,使用预稳压结构提高电源抑制能力。该电路结构简单,实现了较宽的电压输入范围(2.5~10V)。在UMC
-
- 低成本BIST映射电路的设计与优化
- 作者：张玲;王伟征; 来源期刊：微电子学 年卷号：2016,46(03):324-327
- 摘要：低成本BIST利用映射电路对自测试线形反馈移位寄存器进行优化,将对故障覆盖率无贡献的测试向量屏蔽掉,有效提高了故障覆盖率,降低了测试功耗。映射电路的设计是低成本BIST设计的关键,为了降低其硬件开销和功耗、提高参数性能,该映射逻辑电路对测试
-
- 一种带有数字修调的高精度带隙基准电路
- 作者：杨琦;张国俊; 来源期刊：微电子学 年卷号：2016,46(03):320-323+327
- 摘要：采用一种具有较高固有精度的带隙核心结构,设计了一种应用于开关电源芯片的带数字修调的高精度带隙基准电路。通过对传统Brokaw基准结构进行改进,提出了一种新型的带隙基准核心电路,使得由于失配导致的基准电压变化从6.4mV减小到3.4μV,提高
-
|