|
| - IP核打包及验证方法研究
- 作者：刘佳;屈艳; 来源期刊：微处理机 年卷号：2016,37(05):13-16
- 摘要：IP核是集成电路设计的升华,是超大规模So C电路设计不可或缺的物质基础。IP核打包是IP核发布给用户之前一个非常重要的环节。目前,IP核的格式比较灵活,有coreKit、IPXACT等。考虑到IP核的完整性,以core Kit格式为例,借
-
- Negative voltage bandgap reference with multilevel...
- 作者：刘溪;刘倩;靳哓诗;赵永瑞;李宗昊; 来源期刊：Journal of Semiconductors 年卷号：2016,37(05):118-124
- 摘要：A novel high-order curvature compensation negative voltage bandgap reference(NBGR) based on a novel multilevel compensat
-
- 15158A SP6T RF switch based on IBM SOI CMOS techno...
- 作者：程知群;颜国国;倪文华;朱丹丹;徐文华;... 来源期刊：Journal of Semiconductors 年卷号：2016,37(05):114-117
- 摘要：This paper presents the design of single-pole six-throw(SP6T) RF switch with IBM 0.18 μm SOI CMOS technology, which can
-
- An 8.12 μW wavelet denoising chip for PPG detectio...
- 作者：李响;张旭;李鹏;胡晓晖;陈弘达; 来源期刊：Journal of Semiconductors 年卷号：2016,37(05):108-113
- 摘要：A low power wavelet denoising chip for photoplethysmography(PPG) detection and portable heart rate monitoring is present
-
- 基于动态功耗的流水线优化方法研究
- 作者：李钊;李业德;吴兴华; 来源期刊：仪器仪表学报 年卷号：2016,37(05):1058-1064
- 摘要：流水线设计中通过增加寄存器可将毛刺进行隔离,从而降低节点的转换密度,实现动态功耗的优化,但是增加寄存器在减少毛刺的同时,不仅会增加资源消耗,而且增加的寄存器也会增加电路中的节点数量,从而产生额外的动态功耗,通过减少毛刺降低的动态功耗与增加硬
-
|