|
| - 一种混合前缀编码的测试数据压缩方法
- 作者：谈恩民;李贞; 来源期刊：微电子学与计算机 年卷号：2016,33(09):89-92+97
- 摘要：SOC测试中的测试数据具有数据量大、游程长等特征,对此提出一种新的测试数据压缩方法——混合前缀游程编码.通过改进传统双游程编码思想,在每一个码组内添加带有特殊前缀的新编码对测试集中的任意长度的0、1游程同时进行从变长到变长编码,达到仅折损一
-
- 高能效宽电压工作标准单元库分析与优化
- 作者：王京睿;李翔宇; 来源期刊：微电子学与计算机 年卷号：2016,33(08):72-75
- 摘要：研究了剔除大扇入逻辑门对于高电源电压下的电路指标的影响,证实这一方法对电路在高电压下的性能和功耗没有明显的负面影响,主要影响是在一定程度上增大电路的面积.分别对32nm标准单元库中的异步置位复位D触发器单元和电平移位器单元进行了电路优化,使
-
- 一种实时细颗粒度片上网络功率分配方法
- 作者：饶东宁;李建华; 来源期刊：计算机应用研究 年卷号：2016,33(08):2358-2362
- 摘要：片上网络(No C)不仅直接影响众核芯片的性能,而且消耗了芯片部分功率,在给定功率条件下使得片上网络的性能最优已经成为迫切需求。片上网络中路由器的工作负载(包的到达率)差异很大,需要对每一个路由器进行异构调整功率才能得到很好的性能。为此,针
-
- 低能耗三输入AND_XOR门的设计
- 作者：阳媛;夏银水;钱利波; 来源期刊：微电子学与计算机 年卷号：2016,33(08):102-106
- 摘要：提出了一种基于传输门逻辑的低能耗三输入AND/XOR门设计电路.基于55nm CMOS工艺,采用HSPICE仿真软件在不同工艺角下对门电路进行后仿真分析,并与已有的AND/XOR门电路进行对比.仿真结果表明该电路的性能良好,在典型工艺角下,
-
- 基于ICEA的3D NoC测试规划研究
- 作者：许川佩;凌景; 来源期刊：微电子学与计算机 年卷号：2016,33(07):74-78
- 摘要：采用带分复用的测试方法,结合自然进化策略的云进化算法(CEA)优化3D NoC测试规划,依据带分复用的特点建立3D NoC测试时间优化模型,在功耗和带宽双重约束下,采用改进的云进化算法(ICEA)对该模型进行求解,完成3D NoC测试.以I
-
|