|
| - 三维TSV集成电路电磁敏感性分析方法
- 作者：秦海潮;阎照文;苏东林;张伟; 来源期刊：北京航空航天大学学报 年卷号：2017,43(12):2406-2415
- 摘要：研究了三维集成电路(3D ICs)中硅通孔(TSV)的建模方法及三维集成电路电源分配网络(PDN)的建模方法,并结合印制电路板(PCB)的电源分布网络和芯片PDN模型,提出了一种对板级三维集成电路进行电源网络上电磁敏感性(EMS)的建模和协
-
- 标准芯片单元可连通性的检测方法
- 作者：刘淼; 来源期刊：电子技术应用 年卷号：2017,43(12):17-20+24
- 摘要：介绍了一种标准芯片单元可连通性的检测方法,可以有效检测标准芯片单元的可连通性,在布局布线阶段之前,改进标准单元的版图,或者增加布局布线的约束条件,从而保证标准芯片单元的设计对布局布线的友好性。通过对标准芯片单元的检测和改进,可以有效提高芯片
-
- 14 nm工艺下基于H-Tree和clock mesh混合时钟树的研究与实现
- 作者：高华;李辉; 来源期刊：电子技术应用 年卷号：2017,43(11):34-37+42
- 摘要：在数字集成电路设计中,时钟信号是数据传输的基准,时钟信号作为数字芯片内部转换频率最高和布线距离最长的信号,也是数字芯片功耗的重要组成部分。为了优化数字芯片的功耗、功能和稳定性,在GF14 nm工艺下对时钟树进行优化设计,提出一种H-Tree
-
- 基于AXI总线的安全防火墙研究与设计
- 作者：刘志强;徐金甫;戴强;李军伟; 来源期刊：电子技术应用 年卷号：2017,43(11):27-30
- 摘要：为了增强So C的总线访问安全,阻止非法地址的访问行为,提出了基于AXI总线的分布式安全总线防火墙架构。针对不同的任务制定了多级可动态更新的安全策略,设计了具有较低延时的高速总线防火墙接口,增加了安全更新模块来保证策略配置与更新安全,结合系
-
- 一种双核安全芯片的设计实现
- 作者：柯志斌;叶琨;周媛媛; 来源期刊：电子技术应用 年卷号：2017,43(10):31-33+38
- 摘要：介绍了一种双核安全芯片的设计方法,并以已实现的双核POS机安全芯片为例,对其原理及功能实现进行阐述。目前,纯粹的安全芯片基本都是单核的实现方案,主要通过监测是否遇到攻击来清除机密数据;在此基础上,通过特殊的双核设计,使得机密数据运行在与实际
-
|