|
| - PCIE协议栈模拟验证平台的设计和实现
- 作者：张良;王天成;王健;李华伟;郭建; 来源期刊：计算机工程 年卷号：2015,41(06):287-293
- 摘要：Intel提出的第三代总线技术PCI Express在结构上可以满足计算机系统的发展对总线带宽的要求,基于PCIE的设计得以蓬勃发展,对PCIE的验证也成为So C功能验证的重要组成部分。为此,设计并实现一种状态图和覆盖率组合驱动的自动化验
-
- 基于DOE_SPC的锡浆厚度波动分析及优化
- 作者：夏春荣;周锦; 来源期刊：四川建材 年卷号：2015,41(06):127-128
- 摘要：在产品质量控制的整个过程中,试验设计(DOE)扮演了非常重要的角色,是提高产品质量及工艺流程改善的重要保证。本文通过对产品质量、工艺参数的量化分析,成功应用SPC工具,解决了锡浆厚度波动的问题,使得前线缺陷水平(DPU)明显减少,工序质量得
-
- Xilinx凭借新型存储器、3D-on-3D和多处理SoC技术在16nm继续遥遥领先
- 作者：王艳新; 来源期刊：计算机与网络 年卷号：2015,41(05):75
- 摘要：All Programmable技术和器件的全球领先企业赛灵思公司近日宣布,其16nm Ultra Scale+系列FPGA、3D IC和MPSoC凭借新型存储器、3D-on-3D和多处理SoC(MPSoC)技术,再次实现了领先一代的价值优
-
- CMOS全集成低压低功耗锁相环设计概述
- 作者：徐伟;黄乐天;丁召明;李强; 来源期刊：电子技术应用 年卷号：2015,41(05):21-24
- 摘要：锁相环是现代电路系统尤其是通信系统中非常重要的一个部分,通常锁相环的性能指标很大程度上影响着整个系统的整体性能。随着人们对低压低功耗的需求日益增长,低压低功耗锁相环的研究也成为了非常热门的方向。总结了近年来在低压低功耗锁相环研究方向具有代表
-
- 传输线脉冲发生器研制及其对电路板抗静电放电干扰的测试
- 作者：梁振光;杨明远; 来源期刊：高电压技术 年卷号：2015,41(05):1610-1617
- 摘要：为研究静电放电对电路板的干扰,利用传输线脉冲发生器提供激励脉冲,并配合测试探头,对电路板进行干扰测试,并以一单片机系统为测试对象进行干扰研究。首先,根据传输线脉冲生成原理,用同轴电缆、水银继电器及高压源设计和制作了1个传输线脉冲发生器,并将
-
|