|
| - 基于Verilog的CAN总线协议验证模型库的建立
- 作者：吕易俗;田文杰;李翔宇;殷树娟;包舒;孙... 来源期刊：微电子学与计算机 年卷号：2015,32(03):122-126+131
- 摘要：随着集成电路芯片设计难度的提高,对芯片设计的验证也变得越来越复杂.能够高效全面的验证,同时缩短整个开发周期,降低设计成本是验证工作者面对的重要问题.对此基于Verilog HDL设计了CAN总线节点的RTL验证模型,并依据建立验证模型的需求
-
- 片上网络分组混合并行仲裁器的设计
- 作者：周文强;张金艺;周多;刘江; 来源期刊：微电子学与计算机 年卷号：2015,32(03):104-108
- 摘要：提出了适用于二维或三维片上网络的分组混合并行仲裁策略,该策略对仲裁输入请求个数进行分组处理并实现了并行计算,同时结合了matrix和round robin两种仲裁策略各自的优势.基于此策略,提出了2种分组混合并行仲裁器,有效地改善了片上网络
-
- 浅析一种60MHz的正弦波钟振电路
- 作者：姜耀升; 来源期刊：通信电源技术 年卷号：2015,32(02):81-83
- 摘要：详细介绍了60 MHz正弦波钟振电路的研制方案,包括电路原理、研制方法、外型结构及技术难点的解决。
-
- 深亚微米工艺下单粒子瞬态引起的串扰效应
- 作者：蒋见花;卢奕岑;周玉梅; 来源期刊：微电子学与计算机 年卷号：2015,32(02):60-64
- 摘要：随着集成电路工艺的发展,供电电压降低,线条变细,使得集成电路受到普通串扰和粒子辐射的影响更严重.由此对130~40nm工艺节点普通串扰和单粒子引起的串扰效应进行了对比分析.单粒子引起的串扰比普通串扰更加严重,而且随着工艺进步,单粒子引起的串
-
- 基于40nm CMOS工艺的DAC IP核物理与时序建模
- 作者：王东;陈岚;柳臻朝;冯燕; 来源期刊：微电子学与计算机 年卷号：2015,32(02):56-59+64
- 摘要：基于40nm CMOS工艺,分析了DAC模块转化为IP核时所需生成的必要信息,概述了DAC IP核可复用模型的主要特点。对DAC IP核的物理与时序信息进行建模,得到了DAC IP核的物理模型和时序模型,组成了DAC IP核的数据文件交付项
-
|