 |
| 微处理器的整数单元中五级容错流水结构的实现方法 |
| 发明专利 |
| 申请专利号：CN200510043107.5 |
| 申请日期：2005.08.15 |
| 公开公告号：CN1731346 |
| 公开公告日：2006.02.08 |
| 主分类号：G06F9/38(2006.01 |
| 分类号：G06F9/38(2006.01)I |
| 国际申请： |
| 国际公布： |
| 申请人：中国航天时代电子公司第七七一研究 |
| 地址：712054陕西省西安市太乙路189号 |
| 发明设计人：辛明瑞;时 晨;张伟功;靳加农 |
| 内容摘要：本发明公开了微处理器的整数单元中五级容错流水结构的实现方法，流水结构由取指部件、译码部件、执行部件、存储访问部件和寄存器写部件组成，并和一流水线控制及背板寄存器相连通，其中译码部件的输出和存储访问部件之间还连接有一纠检错处理部件；用于完成源操作数的错误检测与纠正，并建立相应的控制信息，每条指令在流水线控制及背板寄存器的控制下，经过五级处理完成；当纠检错处理部件发现单位错时，则进行纠正，并送入寄存器写部件，由寄存器写部件将纠正后的数据回写到背板寄存器中；之后，流水线从PC所指的当前出错指令处和nPC所指的下一条指令处开始重新执行；若纠检错模块发现是多位错，则直接产生陷阱，流水线停止，进入陷阱处理程序。 |
| 详细内容请点击全文下载... |
| 全文下载 |
详细地址：广东省广州市越秀区先烈中路100号 邮编：510070
版权所有：广东省科技图书馆(建议分辨率1024*768以上) 粤ICP备05059360号
互动邮箱：stlib@stlib.cn; zhangrui@stlib.cn
部门博客：http://diglib.blog.sohu.com/