 |
| 加强型可扩充分时总线架构 |
| 发明专利 |
| 申请专利号：CN200410044604.2 |
| 申请日期：2004.05.14 |
| 公开公告号：CN1696920 |
| 公开公告日：2005.11.16 |
| 主分类号：G06F13/42 |
| 分类号：G06F13/42 |
| 国际申请： |
| 国际公布： |
| 申请人：凌阳科技股份有限公司 |
| 地址：台湾省新竹县科学园区创新一路19号 |
| 发明设计人：廖栋才;施文仁 |
| 内容摘要：本发明是为一种加强型可扩充分时总线架构，主要是通过微处理器及存储器的总线界面，使用一位址及资料共用总线以分时的方式来传送位址及资料于微处理器与存储器间，并以两条控制线的逻辑组合而决定该位址及资料共用总线是用以传送位址、读取资料或写入资料，藉以精简制作界面的脚位，并可得到有弹性及倍数的存储器空间。 |
| 详细内容请点击全文下载... |
| 全文下载 |
详细地址：广东省广州市越秀区先烈中路100号 邮编：510070
版权所有：广东省科技图书馆(建议分辨率1024*768以上) 粤ICP备05059360号
互动邮箱：stlib@stlib.cn; zhangrui@stlib.cn
部门博客：http://diglib.blog.sohu.com/