 |
| 跟踪对差错中立的指令来减少微处理器中的虚假差错检测 |
| 发明专利 |
| 申请专利号：CN200510076828.6 |
| 申请日期：2005.06.17 |
| 公开公告号：CN1710532 |
| 公开公告日：2005.12.21 |
| 主分类号：G06F9/38 |
| 分类号：G06F9/38 |
| 国际申请： |
| 国际公布： |
| 申请人：英特尔公司 |
| 地址：美国加利福尼亚州 |
| 发明设计人：乔尔·埃默;舒布亨杜·穆克赫基;史蒂文·莱因哈特;克里斯托弗·韦弗 |
| 内容摘要：本发明提供的技术通过跟踪对差错中立的指令，减少了微处理器中的虚假差错检测。当一条指令被译码时，将反pi位加标签到译码后的指令。当检测到奇偶差错时，指令队列首先检验反pi位是否被置位。如果反pi位被置位，则指令是对差错中立的，并且pi位不需要被置位。预取指令、分支预测提示指令和NOP指令是对差错中立的指令类型。 |
| 详细内容请点击全文下载... |
| 全文下载 |
详细地址：广东省广州市越秀区先烈中路100号 邮编：510070
版权所有：广东省科技图书馆(建议分辨率1024*768以上) 粤ICP备05059360号
互动邮箱：stlib@stlib.cn; zhangrui@stlib.cn
部门博客：http://diglib.blog.sohu.com/