 |
| 监视计时器致能电路及其方法 |
| 发明专利 |
| 申请专利号：CN200610138027.2 |
| 申请日期：2006.11.02 |
| 公开公告号：CN101174227 |
| 公开公告日：2008.05.07 |
| 主分类号：G06F11/00(2006.0 |
| 分类号：G06F11/00(2006.01)I;G06F1/24(2006.01)I |
| 国际申请： |
| 国际公布： |
| 申请人：盛群半导体股份有限公司 |
| 地址：中国台湾新竹市 |
| 发明设计人：林光宇;林俊谷 |
| 内容摘要：本发明公开了一种监视计时器致能电路及其方法，设置于微处理器内，以输出重置信号来重置微处理器，包括：控制及运算电路，连结于微处理器的监视计时器，以输出致能控制信号致能该监视计时器，使该监视计时器输出重置信号；硬件控制单元，连结于控制及运算电路，用以输入硬件致能信号至控制及运算电路，来决定致能控制信号的状态；软件控制单元，连结于控制及运算电路，以输入软件致能信号致控制及运算电路，来决定致能控制信号的状态。本发明整合硬件控制单元及软件控制单元，来增加防止微处理器因外在环境因素造成监视计时器失效的能力，即使其中一种致能方法失效，仍能致能监视计时器，以进行微处理器的系统重置的动作。 |
| 详细内容请点击全文下载... |
| 全文下载 |
详细地址：广东省广州市越秀区先烈中路100号 邮编：510070
版权所有：广东省科技图书馆(建议分辨率1024*768以上) 粤ICP备05059360号
互动邮箱：stlib@stlib.cn; zhangrui@stlib.cn
部门博客：http://diglib.blog.sohu.com/