 |
| 用于监控和补偿高速并行总线上的偏差的方法和设备 |
| 发明专利 |
| 申请专利号：CN200610087726.9 |
| 申请日期：2006.05.31 |
| 公开公告号：CN1941163 |
| 公开公告日：2007.04.04 |
| 主分类号：G11C7/10(2006.01 |
| 分类号：G11C7/10(2006.01)I |
| 国际申请： |
| 国际公布： |
| 申请人：艾格瑞系统有限公司 |
| 地址：美国宾夕法尼亚 |
| 发明设计人：莫罕默德·S.·默比恩 |
| 内容摘要：本发明提供一种用于监控和补偿高速并行总线上的偏差的方法和设备。对于每个单元间隔，通过获得多个信号的多个样本来监控并行总线上多个信号的延迟偏差；以及基于样本识别多个信号的跃迁位置。样本能够被获得，例如，可以通过使用多个锁存器采样多个信号并通过比较锁存器的值来估计多个信号的一个或多个值。微处理器能够有选择地用于确定多个信号中跃迁的相对分布并将多个信号的跃迁对准到共同位置。通过调整与多个信号的每一个相关联的缓冲器的延迟控制设置，可以将多个信号的跃迁对准到共同位置。 |
| 详细内容请点击全文下载... |
| 全文下载 |
详细地址：广东省广州市越秀区先烈中路100号 邮编：510070
版权所有：广东省科技图书馆(建议分辨率1024*768以上) 粤ICP备05059360号
互动邮箱：stlib@stlib.cn; zhangrui@stlib.cn
部门博客：http://diglib.blog.sohu.com/