高新技术产业数据库

可缩放大规模二维卷积电路

发明专利

申请专利号：CN200610105061.X

申请日期：2006.08.29

公开公告号：CN1916959

公开公告日：2007.02.21

主分类号：G06T1/20(2006.01

分类号：G06T1/20(2006.01)I

国际申请：

国际公布：

申请人：中国航天时代电子公司第七七一研究

地址：710054陕西省西安市太乙路189号

发明设计人：黄士坦;刘红侠

内容摘要：本发明公开了一种可缩放大规模二维卷积电路，该电路包括一个基准图像素寄存器Y，一个实时图像素寄存器组X，由128个的阵列乘法器 M0，M1，.....M127组成的乘法器组，由128个寄存器p0，p1，....p127组成的乘积寄存器组，由128个加法器A0，A1，......A127构成的加法器组，由128个寄存器 S0，S1，.....S127组成的中间结果寄存器组，一个输出电路，用于计算结果的三态输出；一个用于产生时钟、读写、片选以及清除信号的控制电路。该电路在计算时，算法中运算量大、规则性强的计算由卷积电路完成，微处理器负责存储采集的图像数据，并运算其他并行性较差、无规则的计算，把微处理器的灵活性与硬件电路的高速性有机的结合起来，达到灵活、高适应性和高实时性的效果，能够大幅提高处理速度，又确保可靠性。

详细内容请点击全文下载...

全文下载